1212
Kommentar:
|
1809
|
Gelöschter Text ist auf diese Art markiert. | Hinzugefügter Text ist auf diese Art markiert. |
Zeile 11: | Zeile 11: |
* Bachelorarbeit von Andreas Müller, 2010, http://hhoegl.informatik.hs-augsburg.de/da/ba-1/ | |
Zeile 13: | Zeile 12: |
Programme zum Visualisieren: | * Bachelorarbeit von Andreas Müller, 2010, http://hhoegl.informatik.hs-augsburg.de/da/ba-1/ Programm zum Visualisieren: * http://gtkwave.sourceforge.net Projekt, in das man den Logikanalysator integrieren könnte: |
Zeile 16: | Zeile 22: |
* http://gtkwave.sourceforge.net | |
Zeile 26: | Zeile 32: |
SVN: https://io.informatik.fh-augsburg.de/svn/Logikanalysator DAV: https://io.informatik.fh-augsburg.de/dav/Logikanalysator WWW: https://io.informatik.fh-augsburg.de/projekte/Logikanalysator |
SVN: https://io.informatik.fh-augsburg.de/svn/Logikanalysator DAV: https://io.informatik.fh-augsburg.de/dav/Logikanalysator WWW: https://io.informatik.fh-augsburg.de/projekte/Logikanalysator |
Zeile 43: | Zeile 49: |
* Arbeitspakete - Allgemeine Funktionsweise verstehen - Schaltplan verstehen (AVR mit USB, CPLD, SRAM) - AVR Mega32U4 Software verstehen (vor allem den USB Teil mit LUFA) - MAX-II CPLD VHDL Code verstehen - Anbindung an Gtkwave, Sigrok - Ausgeben der 400 Euro Projektmittel * Mega32U4 Modul * Altera MAX II EPM240 Core Board FPGA CPLD Development Kits JTAG & USB Blaster (ca. 30 USD) |
|
Zeile 44: | Zeile 64: |
* Bis Freitag, 25. Oktober 2013: - Kurzvorträge über Ihr Aufgabengebiet. |
Logikanalysator mit AVR Mega32U4 und Altera MAX CPLD
URL: http://hhoegl.informatik.hs-augsburg.de/hhwiki/Logikanalysator
- Ansicht der Platine
- Bachelorarbeit von Andreas Müller, 2010, http://hhoegl.informatik.hs-augsburg.de/da/ba-1/
Programm zum Visualisieren:
Projekt, in das man den Logikanalysator integrieren könnte:
Semesterprojekt WS13/14
- Projektserver
TRAC: https://io.informatik.fh-augsburg.de/trac/Logikanalysator SVN: https://io.informatik.fh-augsburg.de/svn/Logikanalysator DAV: https://io.informatik.fh-augsburg.de/dav/Logikanalysator WWW: https://io.informatik.fh-augsburg.de/projekte/Logikanalysator
Aufgaben
- Projektserver mit Informationen zum Projekt befüllen
- Teilnehmer (mit E-mail Adresse)
- Aufgaben der Teilnehmer
- Worum geht es?
- Ziele
- Arbeitspakete
- Zeitliche Planung
- Vorgehensmodell (Scrum?)
- Protokolle zu den Treffen
- Treffpunkt: Freitag 14 bis 15:30 in G2.16/G2.17.
- Arbeitspakete
- Allgemeine Funktionsweise verstehen
- Schaltplan verstehen (AVR mit USB, CPLD, SRAM)
- AVR Mega32U4 Software verstehen (vor allem den USB Teil mit LUFA)
- MAX-II CPLD VHDL Code verstehen
- Anbindung an Gtkwave, Sigrok
- Ausgeben der 400 Euro Projektmittel
- Mega32U4 Modul
- Altera MAX II EPM240 Core Board FPGA CPLD Development Kits JTAG & USB Blaster (ca. 30 USD)
- Bis Freitag, 25. Oktober 2013:
- Kurzvorträge über Ihr Aufgabengebiet.